EDA עוזר לטפח את עתיד הקישוריות למות-למוות

פרסומת
MAGNEZIX מגנזיקס


החברה אמרה כי Chiplet PHY Designer מציג דרך מהירה וקלה יותר לדמות את הביצועים החשמליים של חיבורי D2D המבוססים על UCIe ולבדוק תכנונים מול הגרסאות האחרונות של המפרט.

פרסומת

מהם היתרונות והחסרונות של צ'יפלטים?

גמישות היא סימן ההיכר של טכנולוגיית השבבים, אמר סטיבן סלייטר, מנהל המוצר של טכנולוגיית הסימולציה הדיגיטלית המהירה של Keysight. הרעיון של chiplets מאפשר לחברות להסתגל לשווקים מתפתחים ולהתקדמות טכנולוגית חדשה על ידי ערבוב והתאמת chiplets, הוא אמר עיצוב אלקטרוני.

במקום למקם הכל על לוח סיליקון אחד כרגיל, המניעים והמטלטלים בתעשיית המוליכים למחצה מפרקים מערכות-על-שבבים מורכבות (SoCs) לקוביות סיליקון קטנות יותר שיש להן חלקי IP נפרדים, כולל מעבדים, GPUs, AI מאיצים, זיכרון, קלט/פלט ופונקציות שונות של שבבים. לאחר בדיקה, אימות ואימות, ניתן לערבב ולהתאים את הצ'יפלטים בחבילה באמצעות מתערבות סיליקון או טכנולוגיות אריזה 2.5D אחרות, כגון CoWoS של TSMC או EMIB של אינטלאו ערימה תלת מימדית מתקדמת יותר.

במקרים רבים, חברות מפרקות את המעבדים הגדולים יותר ואורזות אותם מחדש מכיוון שהם יקרים מדי או בלתי אפשריים לבנות על קוביית סיליקון אחת בגלל המגבלות הפיזיות של חוק מור. על ידי פיזור הפונקציונליות של ה-SoC על פני כמה שבבים, אתה יכול לדחוס יותר טרנזיסטורים בחבילה ממה שאתה יכול במעבד בודד בגלל "מגבלת הרשתות" של תהליך ייצור הפרוסות, אמר סלייטר.

הצ'יפלטים עצמם מקיימים אינטראקציה זה עם זה באמצעות SerDes PHYs במהירות גבוהה וקצר טווח ומקימים חיבורים דרך UCIe או ממשקים שונים אחרים למות-למוות, כגון Bunch-of-Wires (BoW) של Open Compute Project (OCP) וה- תקן קלט/פלט חשמלי (CEI) Extra-Short Reach (XSR).

פירוק עיצובי SoC לקבוצה קטנה יותר של שבבים גורם לאינטגרציה הטרוגנית קלה יותר, ציין סלייטר. כל שבבי יכול להיבנות על טכנולוגיות התהליך הטובות ביותר עבור העבודה, המסייעות להפחית את המורכבות והעלויות.



קישור לכתבת המקור – 2024-02-08 02:00:00

Facebook
Twitter
LinkedIn
Telegram
WhatsApp
Email
פרסומת
X-ray_Promo1

עוד מתחומי האתר